THIN-FILM TRANSISTOR

Patent number:

JP62248255

Publication date:

1987-10-29

Inventor:

MURAKAMI KOICHI

Applicant:

NISSAN MOTOR

Classification:

- international:

H01L27/12; H01L29/78; H01L29/786; H01L27/12;

H01L29/66; (IPC1-7): H01L27/12; H01L29/78

- european:


H01L29/786

Application number: JP19860089963 19860421 Priority number(s): JP19860089963 19860421

Report a data error here

Abstract of **JP62248255**

PURPOSE:To reduce both threshold voltage and leakage currents by bringing only a section in the vicinity of a gate oxide film in a channel forming region to the same conductivity type as a source region and a drain region and bringing other sections to a reverse conductivity type. CONSTITUTION:An oxide film formed onto an Si substrate is used in an insulating substrate 1, and a channel forming region 2, a source region 3 and a drain region 4 are shaped into a polysilicon thin-film on the insulating substrate 1. A gate electrode 8 is formed onto the channel forming region 2 through a gate oxide film 5, and a field oxide film 6, a source electrode 7 and a drain electrode 9 are shaped. The channel forming region 2 is formed from two regions of an ntype channel surface 12 shaped to a section in the vicinity of the gate oxide film 5 and a ptype channel lower region 11 formed to a section except the n-type channel surface 12.



Data supplied from the esp@cenet database - Worldwide

19 日本国特許庁(JP)

⑪特許出願公開

⑩ 公 開 特 許 公 報 (A)

昭62-248255

Solnt Cl.4

識別記号

庁内整理番号

❸公開 昭和62年(1987)10月29日

H 01 L 29/78 27/12 8422-5F 7514-5F

審査請求 未請求 発明の数 1 (全6頁)

国発明の名称 薄膜トランジスタ

②特 願 昭61-89963

浩

②出 顧 昭61(1986)4月21日

砂発明者 村上

横浜市神奈川区宝町2番地 日産自動車株式会社内

卯出 顋 人 日産自動車株式会社

砂代 理 人 弁理士 中村 純之助

明 和 神

- 1. 発明の名称 膵臓トランジスタ
- 2. 特許請求の範囲

総録基板上に設けた半導体溶膜にチャネル形成 領域を挟んでソース領域とドレイン領域とを形成 し、更に上記チャネル形成領域上にゲート酸化酸 を介してゲート電極を設けた溶膜トランジスをに おいて、上記チャネル形成領域が、第1準電型に ドーピングされた半導体溶膜上のゲート酸化膜中 に第2率電型の不純物をイオン注入し、その機の 熱処理で上配第2導電型の不純物を上記半導体溶 膜央面に拡散することを特徴と 第1準電型の第2の領域とからなることを特徴と する程限トランジスタ。

3. 発明の詳細な説明

〔発明の利用分野〕

本発明は、 辞談トランジスタに関し、特に関値 電圧低減及びリーク電流低減の技術に関するもの である.

横浜市神奈川区宝町2番地

〔從来技術〕

従来の薄膜トランジスタとしては、例えば、第 5 関に示すごときものがある(例えば アイ イー イー イー トランザクション オン エレクトロ ン デバイセス IEEE Transaction on Electron Devices, vol.ED-32, No.2 p258~281 1985に記載)。

第5回において、1は絶縁基板であり、通常 S1基板上に設けた酸化膜を用いることが多い。

また、チャネル形成領域 2、ソース領域 3 およびドレイン領域 4 は、絶縁基板 1 上に設けたポリ シリコン稼襲中に形成されている。

また、チャネル形成領域2の上には、ゲート酸化版5を介してゲート電極8が形成されている。

その他6はフィールド酸化粧、7はソース低桶、 9はドレイン電板である。

なお、第5回の襲囚は、nチャネルM〇Sの場合を併示したものである。

〔発明が解決しようとする問題点〕

特開昭62-248255(**2**)

前配第5関に示すごとく、舶動門としてポリシリコンの存版を用いる場合には、ポリシリコンは 名前のとおり取得の小さな制品の集まりであるため、結晶粒界が存在し、そのため、トラップ準位 が発生して顕低電圧 V T が増加するという問題が ある。

上記の関係電圧を低下させるためには、ゲート 酸化膜 5 を稼くする方法、およびチャネル形成領域2の不能物型をn型にする方法の2つの方法がある。

しかし、前者のゲート酸化膜を薄くする方法に おいては、ゲート酸化膜の絶縁耐圧の点から服界 があり、大きな効果は得られない。

また、後者のチャネル形成領域の不純物型を n 型にする方法においては、不純物値度を増大させるにつれて関値電圧は低下する。 しかし、トランジスタをオフ状態にした場合のオフ電流、すなわちリーク電流は不純物鑑度を増大させるほど増大する。

このリーク電洗は、ポリシリコン存属の厚さを

し、その後の熱処理で上記第2導電型の不純物を 上記半導体稼慨表面に拡散することにより、チャ ネル形成領域のゲート酸化酶近伊部分のみをソー ス領域およびドレイン領域と同一導電型(例えば n型)とし、他の部分は反対導電型(例えばp型) とするように構成している。

(作用)

上記のように構成したことにより、本発明においては、実際にチャネル領域として動作する部分(ソースおよびドレイン領域と同一事電型の部分)の厚さは、充分離くすることが出来、また、この部分の不純物濃度を増大させることによって、関値電圧を低下させることが出来、しかもポリシリコン辞膜の厚さは特別に薄くする必要が無いので、ゲート酸化酸の形成にも支離を来すおそれがない。
(発明の実施例)

第1回は本発明の一変施例の断而関である。 第1回において、チャネル形成領域2は、ゲート酸化膜5の近傍部分に形成されたn型チャネル 薄くすることによって減少させることが可能である。

しかし、ゲート酸化膜5は、ポリシリコン様膜の表面部分を無酸化することによって形成しているので、ゲート酸化膜として用いる絶縁耐圧の高い無酸化膜を厚さ1000~2000人程度に精度よく形成するためには、ポリシリコン様膜の厚さをあまり薄くすることは困難であり、500~1000人程度が限界である。

したがって、従来の方法では、関値電圧が低く、 しかもリーク電波の低い滞収トランジスタを実現 することは困難であった。

本発明は、上記のごとき従来技術の問題を解決 するためになされたものであり、関値電圧が充分 低く、かつ、リーク電流も少ない 辞版トランジス タを提供することを目的とするものである。

[問題を解決するための手段]

上記の目的を達成するため、本発明においては、 第1 準電型にドーピングされた半導体等膜上のゲート酸化膜中に第2 準電型の不義物をイオン注入

設而領域12とそれ以外の部分に形成された p 附チャネル下部領域11との 2 つの領域から形成されている。

その他の部分は、前記第5回の従来例と関係である。

次に、作用を説明する。

前記第5 関および第1 図のごとき構造のトラン ジスタの関値電圧 V τは、下記(1) 式で示される。

$\nabla_{T} = \phi_{HS} + 2 \phi_{F} + Q_{i} / C_{ost} \pm Q_{B} / C_{osc} \cdots (1)$

ただし、 # xs はゲート電極とポリシリコン稼敗 との仕事関数発 (V)、 # r はフェルミ電位 (V)、 Q i は非衝電荷量 (C / cm²)、 Q s は空乏層中の電 荷景 (C / cm²)、 C ox はゲート酸化酸の容量である。また、 Q s の前にある士の符号は、ポリシリコン稼弊が n 型のときはー、 p 型のときは+とな

(1)式において、 ≠ xs + 2 ≠ rはポリシリコン溶膜の不純物質、不純物量およびゲート電板材質に依存するが、ほぼ-1~0 Vの傾頭である。

また、ポリシリコンはパルクシリコンに比べて トラップ密度、ひいては昇面電荷密度が $1 \sim 2$ 桁 大きいため、 Q_1/C_{ox} は10 V 程度の値となる。

したがって、価値電圧 V_T を $1\sim 2$ V程度に低下させるためには、ポリシリコン存版を $10^{1.7}\sim$ $10^{1.9}\,cm^{-2}$ 程度の不能物濃度の n 型にする必要がある。

しかし、ポリシリコン審膜を n 製にし、しかも 10⁴⁷~10⁴⁹ cm⁻³ 程度の高不純物濃度にするとリーク電流が増大する。

第2回は、ポリシリコン腹厚とリーク電流との 関係を示す例である。

第2関から判るように、リーク電流を減少させ るためには、ポリシリコン関厚を称くする必要が **ス.

第1 圏に示す本発明の構造においては、チャネル形成領域2 の表面部分にのみ薄い n 型チャネル 表面領域12を形成しており、この部分のみが実際 にチャネル領域として動作するので、n 型チャネル の表面領域12の不統物機度を制御することによっ て陽値性圧 V τを制御することが出来、また、 n 型チャネル表面領域12の厚さを得くすることによってリーク 電流を低減することが出来る。

次に、第3回に基づいて本発明の被償の製造方 法を説明する。

なお、このポリシリコン存版21には、p型の不 義物を導入しておく。

次に、(B) において、n型の高濃度不統物の イオン注入または拡散によってソース領域3 むよ びドレイン領域4 を形成する。

次に、(C)において、熱酸化またはCVD払によってSiO。またはPSG等の絶触的を形成することにより、フィールド酸化脱6を形成する。

次に、(D) において、チャネル形成領域2の 上にゲート酸化膜5を厚さ1000~2000人に形成す

δ.

次に、(F)において、無処理によってゲート 酸化数 5 中の不純物をチャネル形成領域 2 中に拡 散させ、チャネル形成領域 2 の装面に n 型チャネ ル装面領域12を形成する。

次に、 (G) において、フィールド酸化膜 6 にフォトエッチングによって孔隙けをする。

次に、(H)において、起線用金属(何えば、AL)を蒸着もしくはスパッタリングで形成し、フォトエッチングによってパターニングすることにより、ソース電極7、ゲート電極8およびドレイン電極9を形成する。

次に、第4回に基づいて本発明の製造方法の特徴を説明する。なお、第4回において国面の左半分はチャネル形成領域の断面因、右半分は不純物

織度分布を示している。

第4回において、(A)および(B)は、従来の製造方法、(C)は本発明の製造方法である。

まず、(A)の方法は、ポリシリコン存践表面に直接イオン注入する方法である。この場合には、表面近傍にのみn 領域の形成が可能になるが、その後に行なわれるゲート酸化膜形成等の熱処理工程によって不能物の拡散が生じ、それによってn 領域が広がるので、n型チャネル表面領域12を移く形成することが顕著である。

また、(B) に示す方法は、ゲート酸化膜 5 を 形成した後、そのゲート酸化膜を通してイオン注 入を行ない、ポリシリコン溶膜表面近傍に不維物 濃度のピークを設定したものである。

しかし、この場合には、ゲート酸化膜 5 の 厚さが1000~2000 A であるため、不統物分布がすそをひき、その結果として n 型チャネル数所領域 12の厚さが厚くなるという問題がある。

次に、(C) に示す本発明の方法においては、 ゲート酸化酶5を通してイオン注入を行なう点は

持開昭62-248255(4)

(B) と同様であるが、不動物濃度のピークをゲート酸化膜5中に設定していることが特徴である。この場合には、不動物分布が(B) に比べてシャープとなり、その検所定の無処理を行なうことによってn 型チャネル表面領域12を薄く形成することが可能となる。

なお、これまでの説明においては、n チャネルMOSトランジスタについて例示したが、p チャネルMOSトランジスタの場合も不純物の得電型を逆にすることによって同様に適用することが出来る。

また、これまでの説明においては、MLゲートの場合について例示したが、セルフアライン法を用いるポリシリコンゲートの場合についてもソース 領域およびドレイン領域の形成手順を変えることによって同様に本発明を適用することが出来る。 (発明の効果)

以上説明したごとく、本発明においては、チャネル形成領域のゲート酸化額近倍部分のみをソース領域およびドレイン領域と周一導電型とし、他

の部分を反対導電型とするように構成しているので、関値電圧およびリーク電流を共に低減することが出来る。またポリシリコン確認を特別に得くする必要がないので製造が容易であり、製造歩何まりを向上させることが出来るという効果も得られる。

4. 図面の簡単な説明

第1 関は本発明の一実施例の新面圏、第2 図は リーク電流とポリシリコン際 厚との関係図、第3 図は本発明の製造工程圏、第4 図は製造方法の比 軟関、第5 図は従来例の一例の所面図である。

く符号の説明〉


1 … 結象基礎 2 … チャネル形成領域 3 … ソース領域 4 … ドレイン領域 5 … ゲート単化数 6 … フィールド酸化額 7 … ソース電極 8 … ゲート電極

9 ···ドレイン電極 11···· p 烈チャネル下部領域

12… n 型チャネル表面領域

代雅人弁理士 中村 植之助

沙 1 图



1---絕緣基板

7---ソース電極

2---于中午儿粉成领域

8---ゲート電極

3--- ソース 4東1成

9---ドレル 電板


4--- ドレイン令夏呵ぐ

リー・・ア型チャネル下部を買成


5---ゲート酸化膜


12---九型子中不儿表面领哦

6…カールド酸化膜




沙 2 図





才 5 図



1--- 艳绿基板

2---ナッネル形成領域

3--- ソ-ス 令真 攻

4…ドレインイ優大式

5--- ゲート酸化膜

6--- なールド酸化膜

7--- ソース電径

8---ゲート電極

9---ドレル電極